SPB15.5的linux下的安装
SPB15.5的安装cd cdrom1/E024_SPB155_ln86_1of5
./SETUP.SH
出现
Specify path of install directory to exit]:
输入/opt/spb
出现 Directory /opt/spb does not exist. Create? : y
Do you want to use InstallScape :n
Specify path of install directory to exit]:回车
cd/opt/spb/install/bin.lnx86
./softload
开始安装
选1-1-2-cdrom1/E024_SPB155_ln86_1of5
出现
Please press y (yes) or n (no) : no
选
4) Cadence Catalog
再选a
再选y
出现
Your package selections require SPB155 lnx86 P/N 356-73303-0102 CDROM # 2.
1） 2）
3) SPB155 lnx86 P/N 356-73303-0102 CDROM # 2 already mounted on /home/chenqs/cdrom1/E024_SPB155_ln86_1of5, continue.
4) Change CD-ROM mount point.
m) Main Menu
Type your choice:
选责4出现
You must now identify where the CD-ROM is mounted.
1) Local (mounted to this machine)
在选1出现
Specify the CD-ROM mount point
1) /cdrom
2) Other
选2写入你2盘的位置就ok了。装好后
cd /opt/spb/install
ln -s tools.lnx86 tools
以候运行
空格 .空格 bashrc就可以了
allegro &用于起动程序. 大侠，我安装到这里就搞不懂了：
装好后
cd /opt/spb/install
ln -s tools.lnx86 tools
以候运行
空格 .空格 bashrc就可以了
allegro &用于起动程序. 多谢pxe2的指点，现在已经可以用了。但是我手上只有win版的spb教程，对linux版还不是很熟。请问一下，今天试用了一下，找到了一个画pcb板和建立hdl工程的工具，但是不清楚哪些软件是画原理图的？难道要再装一个orcad for linunx，用里面的capture来画schematic？ cd /opt/spb/install照这打
ln -s tools.lnx86 tools 一样照打
以后要起动
cd /opt/spb
空格 .空格 bashrc 回车
allegro 回车
我的bashrc如下
# Cadence PSD environment icq 111290069
export CDS_INST_DIR=/opt/psb
export CDS_LIC_FILE=$CDS_INST_DIR/share/cadence.license
export CDS_DIR=$CDS_INST_DIR
export CONCEPT_INST_DIR=$CDS_DIR
export CDS_SITE=$CDS_DIR/share/local/
export LD_LIBRARY_PATH=$LD_LIBRARY_PATH:$CONCEPT_INST_DIR/tools/lib
export CDSDOC_PROJECT=/CDS_INST_DIR/doc
PATH=/opt/spb/tools/jre/bin:$CONCEPT_INST_DIR/tools/bin:$CONCEPT_INST_DIR/tools/pcb/bin:$CONCEPT_INST_DIR/tools/fet/bin:$PATH pxe2大大，我是问spb15.5里面哪个工具是画原理图schematic的啊！我的allgero已经能够正常运行了。 allegro_design_entry_HDL是用于画原理图的 下载地址
ed2k://|file|Base_SPB155.md5|418|099FDAFDC400AF42FB67BC5BF0F48709|h=5Y6IRQQV4GZALBQ6WM6K2TJ4TWKC7PTR|/
ed2k://|file|Base_SPB155_license.lic|4417|9B199204E91D2EDDB92F735BF4252867|h=5QZV3ZHIWSXFEU6X4BOCFBFMEQDSVEAT|/
ed2k://|file|Base_SPB155_lnx86_1of5.tar|385138176|D910778AE0ECC61737302C76E6057ABC|h=MC5HMZP2PW3OJBJTWEAHFVUHTOYHVVEK|/
ed2k://|file|Base_SPB155_lnx86_2of5.tar|559300096|523E2131409905281E6B5258FACBBA15|h=N2Q4V4FWNYBC3QOETLZRBQQO6GHOTOTT|/
ed2k://|file|Base_SPB155_lnx86_3of5.tar|562261504|F50832E3CFFE58B7FB63393DADECC171|h=MQ6HHIDBHRHEJOOEGK6DZVK4GYGVISSS|/
ed2k://|file|Base_SPB155_lnx86_4of5.tar|556144640|0CDBFA4E44044B5092FD814414EE6D5C|h=6IULH7ZJI4GQPAKNOY4DYOQD74PLNKNE|/
ed2k://|file|Base_SPB155_lnx86_5of5.tar|18953728|EEA2EF952BAC328A44807836CDB7555B|h=ZRNRPB43LVWHPGQJXSY64TPK5HGY3Z7D|/ 前处理 – 电子设计资料和机构设计资料整理
取得电子设计图
电子硬件工程师根据规格，使用Cadence Concept HDL
软件工具所绘制或修改线路图，参见下图的局部之线路图范例。
绘制或修改好的线路图，经检查无误后，并产生可以 Allegro
Layout 的讯号接点表档案 (Netlist Files)，总共有3个 pst*.dat File，请见
下面的3个范例档案：
FILE_TYPE = EXPANDEDNETLIST;
{ Using PSTWRITER 14.2 HF6 Feb-05-2003 at 14:54:40 }
NET_NAME
'A16'
'@DEMO.SCHEMATIC1(SCH_1):A16':
C_SIGNAL='@demo.schematic1(sch_1):a16';
NODE_NAME U101 12
'@DEMO.SCHEMATIC1(SCH_1):[email protected]/SO.NOR (CHIPS)':
'2C2':;
NODE_NAME U7 70
'@DEMO.SCHEMATIC1(SCH_1):[email protected]/FP_2.NOR (CHIPS)':
'A16':;
NET_NAME
'DATA12'
'@DEMO.SCHEMATIC1(SCH_1):DATA12':
C_SIGNAL='@demo.schematic1(sch_1):data12';
NODE_NAME U19 6
:
:
讯号接点表档案范例 1 of 3：pstxnet.dat
FILE_TYPE = EXPANDEDPARTLIST;
{ Using PSTWRITER 14.2 HF6 Feb-05-2003 at 14:54:40 }
DIRECTIVES
PST_VERSION='PST_HDL_CENTRIC_VERSION_0';
ROOT_DRAWING='DEMO';
POST_TIME='Oct 14 2002 15:00:17';
SOURCE_TOOL='CAPTURE_WRITER';
END_DIRECTIVES;
PART_NAME
C1 'CAPACITOR NON-POL_DISCRETE_SMDC':;
SECTION_NUMBER 1
'@DEMO.SCHEMATIC1(SCH_1):[email protected] NPOL.NORMAL(CHIPS)':
C_PATH='@demo.schematic1(sch_1):i97777@discrete.\cap
npol.normal\(chips)',
PRIM_FILE='.\pstchip.dat',
SECTION='';
PART_NAME
C10 'CAPACITOR_DISCRETE_SMDCAP_1UF':
：
：
讯号接点表档案范例 2 of 3：pstxprt.dat
FILE_TYPE=LIBRARY_PARTS;
{ Using PSTWRITER 14.2 HF6 Feb-05-2003 at 14:54:40}
primitive 'CAPACITOR NON-POL_DISCRETE_SMDC';
pin
'1':
PIN_NUMBER='(1)';
PINUSE='UNSPEC';
'2':
PIN_NUMBER='(2)';
PINUSE='UNSPEC';
end_pin;
body
PART_NAME='CAPACITOR NON-POL';
CLASS='DISCRETE';
JEDEC_TYPE='SMDCAP';
VALUE='.01UF';
end_body;
end_primitive;
primitive 'CAPACITOR_DISCRETE_SMDCAP_1UF';
：
：
讯号接点表档案范例 3 of 3：pstchip.dat
2.取得机构设计图
取得机构工程师所设计的原始机构图，去除一些与Layout 无关的信息，以
取得最重要的板外框及高度限制的相关信息后，产生新的机构图档案
( Mechanical Drawing )，一般 AutoCAD DXF 格式的机构图档
案(.dxf File)。
电路板设计介绍
1.3.2前处理 – 建立布局零件库
我们可以根据线路图所产生的BOM档案(Bill Of Material，零件列表)，取得
零件用于Layout 时所需要的包装资料，所以Layout 时所需要的零件(Symbol)，亦
可称为包装(Package)。
画线路图所使用到的零件称为Part。
若该零件不在现有的 Layout 零件库内，则根据该零件之包装资料，建立该新
的零件，以下为一般 Layout 零件范例。
1.3.3前处理 – 整合电子设计资料及布局零件库
对应包装 – 亦称套包装，有了BOM档案及相对应的Layout 零件，就可以进
行电子零件指定Layout 包装的工作，以Orcad Capture为例，可以将该颗零件所对
应的包装填入 PCB Footprint Property 中，系统在处理 Netlist 当中，会自 PCB
Footprint Property取得Layout 的包装资料。
1.3.4中处理 – 读取电子/机构设计资料
1.输入机构图档案
将简化过的机构图档案透过DXF IN功能读入电路板中，用以快速取得正
确的板外框信息。
电路板设计介绍
2.输入讯号接点表
将由线路图所产生的讯号接点表(Netlist Files, 3 pst*.dat) 透过NET IN功
能读入电路板中，用以取得所有的零件及其联机关系。
1.3.5中处理 – 摆放零件
一般
(1) 首先摆放具有固定位置的零件，例如：螺丝孔、连接器等。
(2) 接下来摆放比较重要或较大型的零件，例如：高频组件、CPU等。
(3) 最后摆放比较不重要或小型的零件，例如：电阻、电容、电感等。
1.3.6中处理 – 拉线/摆放测试点/修线
1.拉线工作
一般 在拉线前，我们会尽量将电子工程师所要求的拉线规范(Routing
Constraint)全部输入电路板中，让系统自动检查拉线的规范。而这些拉线
规范包括走线线宽 (Line Width)、安全间距 (Spacing)、长度控制 (Length
Control)和其它要求。
拉线可分为人工拉线(Manual Routing)或自动拉线(Auto Routing)两种方式：
(1)人工拉线
完全以人工方式进行拉线的工作，所走的路径均已考虑最佳化，故电
路板的使用层面(Layer)可以尽量压低，如此便能降低采购成本
点是所需时间较长，台湾大部份的电路板设计是采用此方式。
(2)自动拉线
首先以自动拉线软件(Auto Router) 进行拉线的工作，若自动拉线软件
无法完成全部的工作，再改由人工方式进行后续的拉线工作，由于自
动拉线软件会使用到较多的贯穿孔(Via)，以及所走的路径不一定是最
佳化之故，因此必须使用较多层面的电路板来进行自动拉线的工作，
2.摆放测试点
摆放测试点的工作在于拉线完毕后，必须在每一条讯号线(Net)上加入测试
点 (Test Pin)，其用途在于当电路板组装好全部的零件后，必须使用自动
测试设备 (ATE) 检查该电路板是否能正常运作。
3.修线
修线的工作在于当电路板完成拉线及摆放测试点后，即可进行修线工作，
其进行的方式可分为人工修线 (Manual Gloss) 或自动修线 (Auto Gloss)。
主要修线内容为：
(1)将走线转折处尽量改成45度。
(2)将弯曲不平的走线拉直。
(3)删除多余的走线 (Etch) 及贯穿孔 (Via)。
1.3.7后处理 – 文字面处理
文字面的处理可分为下面的两个部份：
1.重排零件序号 (Rename)
由于目前电路板上的零件序号 (RefDes, 即 Reference Designator) 是由线
路图所指定，与该零件在电路板上的位置无关，为了让工程师能根据零件
序号快速地找到该零件，所以我们会依据零件在电路板上的位置，依序重
排零件的序号；而重排后的新零件序号，会传回线路图，此传回的动作称
为Back Annotation，可使线路图与电路板的数据保持一致性。
2.整理文字面,丝网 – 主要整理的内容为
(1)将零件以外的相关信息加入文字面层 ( Silkscreen Layer )，例如：公司
商标、板子名称、板子编号、板子版本
(2)重新摆放零件序号的位置，其主要目的为：
不会被任何的零件实体盖住。
避开Pin或Via (贯穿孔)的范围，以免被截掉。
调整文字的方向，以方便去辨识该零件序号。
1.3.8后处理 – 底片处理
在上述的工作均已完成后，可以进行最后一道工作 – 底片处理，使用者必
设定每一张底片是由那些设计层面去组合而成的，再将底片的内容输出至档案
然后再将这些档案送至下游的电路板工厂制作电路板。
这些底片档案内容一般 Gerber 公司的格式，所以业界对这些底片档
通称为Gerber Files 或是Artwork Files。
关于每一张底片的名称及其内容，以正面有零件的6层板为例，底片有下列
大类，共11 张：
1.走线层 (Etch Layer)
主要做为电子零件之间的通路，共有下列6层：
TOP正面的走线层
GND电源接地层
IN1内层1的走线层
IN2内层2的走线层
VCC电源层
BOTTOM背面的走线层
2.文字面层 (Silkscreen Layer)
主要用来标示零件的范围、方向及序号，以方便辨识该零件，共有下列1层：
SILK_TOP正面的文字面层
3.防焊层 (Soldermask Layer)
主要是在不需要焊接的区域涂上一层防焊的材料，可防止误焊及氧化，共
有下列2层：
MASK_TOP正面的防焊层
MASK_BOT背面的防焊层
4.钢板层 (Pastemask Layer)
主要使用于组装工厂在放置 SMD 零件于电路板之前，必须透过此治具
才能在SMD零件的PAD上面涂上一层锡膏，共有下列1层：
PAST_TOP正面的钢板层
5.钻孔图 (Drill Map)
主要是供电路板工厂作为钻孔的参考依据。
DRILL钻孔图
1.3.9后处理 – 报表处理
产生该电路板相关的报表，提供给后续的工厂作业人员在工作上必要的信息
目前常用的报表有下列4种：
(1) 零件列表 (Bill Of Material Report)。
(2) 零件坐标列表 (Component Location Report)。
(3) 讯号接点列表 (Net List Report)。
(4) 测试点列表 (Testpin Report)。
准许将电路板档案设定覆写密码，在下一次点出此电路板档案后，而欲进行
储存的时候，系统会再次询问覆写密码，以保护此电路板档案，不会被其它人任
意修改。
1.设定覆写密码
执行”File/Properties…”命令，出现 File Properties 的对话框，勾选 Lock
新功能介绍
database 选项，以便在Password 字段中设定密码，再勾选Disable export of
design data选项，将板内所使用到的零件锁住，使用者亦可输入一些备注
文字于Comments 字段中，最后按下 OK按钮，如下图所示。
按下 OK按钮后，系统会再提示输入密码一次，如下图所示，以防止使
用者不慎输入错误的密码，最后再出现File_Property 的对话框，由使用者
输入新的电路板文件名称，即完成设定覆写密码的动作。
使用有覆写密码的板子
当使用者点出已设定好覆写密码的板子时，系统会再出现下列的提示，此
时使用者可以按下确定 按钮，即可进行后续的工作。
储存有覆写密码的板子
若使用者储存已设定好覆写密码的板子时，系统会再出现下列的提示，通
知无法进行储存的动作，如下图所示。
取消覆写密码
若使用者想取消已设定覆写密码的板子时，请执行 “File/Properties…”命
令，出现File Properties 的对话框，如下图所示，按下 Unlock 按钮。
然后在Password to unlock字段中输入之前所设定的覆写密码后，按下 OK 按
钮，即可取消此覆写密码。
2.3 View Schenes
使用者可以将常用到的层面之颜色开与关的设定储存为一个称为View的文本
文件(扩展名为 .color)，下次使用者欲使用到此种颜色开与关的设定时，只需到右
边的控制面板的 Views 下拉式字段点选此 View File，系统就会立即将这些颜色层
面的颜色显示出来，例如在下图中，使用者点选Views下拉式字段中的place.color
View File后，系统就会立即将place的层面颜色显示出来。
设定View File
请执行 “View/Color View Save…” 命令，出现Color Views的对话框，如
下图所示，此时再执行 “Display/Color/Visibility…” 命令，出现Color and
Visibility
的对话框，使用者可以根据需求调整每一个层面的颜色开与关，
然后按下Color and Visibility对话框的 OK按钮，接着在Save view字段
中输入文件名称，例如：place，然后确定View Replacement Method内的
Complete 选项是被选到的(Partial 及 Partial with toggle 目前没有任何的作
用)，最后按下 Save 按钮，将place.color储存于目前的工作目录中。
2.4 DBdoctor
Dbdoctor 程序除了合并之前 DBCHECK，DBFIX 及 UPREV 三支程序的功能
外，并提供多项的改善，让使用者更容易、方便去维护档案的正确性，如下图所
示。
Dbdoctor程序改善之处说明如下。
(1) 提供更详细的错误讯息。
(2) 增强分析及修护的能力。
(3) 显著地改善执行的效率。
(4) .sav档案可以继续使用。
(5) 可自动删除重复的Via(贯穿孔)。
2.5 Plane Rat
对于电源讯号的鼠线(Ratsnest，即在未完成的走线之间，标示一条直线)控制
以使Plane Rat的显示方式，即以一“正方形及其两条对角线”的图标来标示未完
走线的电源讯号，例如下图中有两大两小(总共有4个)的Plane Rats。
下图为一般正常使用的鼠线
◎设定Plane Rat
使用者必须同时设定 Volatge 及 Ratsnest_Schedule 属性(Properties)在电源
讯号上，才能显示Plane Rat，例如在VCC电源讯号上设定以下的属性后
即可显示：
属 性 ----------值
Volatge ----------5V
Ratsnest_Schedule----------POWER_AND_GROUND
在使用 “Place/Manually…” 命令时，在使用过程中可以将Placement 的对话框
自动隐藏起来，若要让它再显示出来，只需按下鼠标右键，直接点选 Show选项即
可再次显示出来。
使用“Place/Manually…”命令时，只需按下鼠标右键，直接点选Alt Symbol 选
项即可进行更换成另一个包装的功能。
使用 “Place/Quickplace…” 命令，出现 Quickplace 的对话框，如下图所示，
新增下列3个选项：
(1) Place by part number：可以依据Part Number，快速将相关的零件叫出。
(2) Place by net name：可以依据Net Name，快速将相关的零件叫出。
(3) Place by schematic page number：若你是使用Cadence Concept HDL线
路图进到 Allegro的话，可以依据线路图的页数，快速将相关的零件叫出
新功能介绍
Quickplace命令并已改善旧版在放置零件时，彼此的间距过大的问题，而会将
零件较紧密地放置在一起，不致于浪费太多的空间。
在拉线或修线过程中已能将Via(贯穿孔)自动避开，使用要激活此项功能，必须在右边
的控制面板中，先将Bubble选项调为 Hug preferred或Shove preferred这两种模式，
才能控制Shove Vias的选项，如下图所示。
在14.1版本使用动态修线 Phase I，仅能针对走线作修整的功能，而14.2版
本中用动态修线 Phase II，可以针对走线及其Vias或T型分支作修整的功能。
2.11
“Edit/Vertex” 命令已增加可以Bubble选项，可以进行Hug或Shove的功能
并能在非格点(Gridless)之上执行，如下图所示。
2.12 Smart Start on Line Width
使用 “Route/Connect” 命令时，在开始拉线的时候会先参考到目前点到的线段
宽度，方便使用者不需常常更换线宽的设定。
2.13 HighlightAll Pins on Net During add connect
使用 “Route/Connect”命令时，正在拉线中的讯号线(Net)，其全部的零件脚
(Pin)均会被特别标示(Highlight)出来，方便使用者查看这些零件脚的相关位置。
2.14 Net Name Added to Control Panel
“Edit/Vertex” (见下左图)及 “Route/Slide” (见下右图)命令在其控制面板新增
Net name字段，使用者可以知道目前是那个讯号线(Net)正在作用中。
2.15 Purge Vias
使用 “Setup/Constraints…” 命令中的Physical Rule Set Etch Values功能时，会
自动删除多余的Vias。
原来的外部程序extract已改名为extracta
针对 “Display/Element” 及 “File/File Viewer…” 命令，在File菜单新增”直接
打印”及”图钉”(Sticky)选项。图钉的功能可以把对话框固定住，使其不会消失，以
使用 “Display/Element”命令的范例：正常使用 “Display/Element”命令，同一时
间只会出现一个Show Element对话框，若在对话框上执行 “File/Sticky” 选项，则
会将此对话框固定住，此时再使用
“Display/Element” 命令后，会出现另一个 Show
Element
的对话框，如下图所示。
针对 “Tools/Reports…” 命令，新增Append to file选项，准许将新产生的报表
档案附加在其它文本
在画面的放大、缩小的部份，改采与SPECCTRA自动布线软件相同的操作模
式，其使用方式如下：
1.先将鼠标移至欲放大、缩小的区域上，按一下鼠标中间键，此时在点选的
位置会出现2个同心圆(相同位置但不同大小)。
2.此时若欲执行画面放大功能(Zoom In)：将鼠标移至同心圆的上方区域，出
现圈选的范围，确定放大的范围后，再按一下鼠标中间键完成画面放大功
能。
3.此时若欲执行画面缩小功能(Zoom Out)：将鼠标移至同心圆的下方区域，
画面立即随着鼠标的移动实时缩小，确定缩小的程度后，再按一下鼠标中
间键完成画面缩小功能。
4.使用者如果不想用新的操作方式，亦可设定 Allegro 环境变量
no_dynamic_zoom于env档案中，即可回复旧的操作方式。
Allegro Viewer Plus可用于查看Allegro电路板档案的软件工具，但不能进行
任何修改的动作，其新增加4项命令/功能：
(1) Display Property：查看属性。
(2) Export IPF：输出IPF格式档案。
(3) Grid Parameter：设定格点。
(4) Artwork Film Record：查看底片定义。
2.22 New Board Wizard
提供建立 Allegro 空板的精灵，让使用者可以很轻松地建立 Allegro 空板，其
建立的内容如下：
(1) Board units and accuracy：设定板子的使用单位及精密度。
(2) Board outline type and coordinates：建立板外框。
(3) Route and Package Keep-in distances：建立拉线和零件可放区。
(4) Drawing size：设定工作区域。
(5) Grid Spacing：设定工作格点。
(6) Layer cross-section：建立内层。
(7) Basic spacing constraints：设定预设的间距规范。
(8) Default via size：设定预设的贯穿孔。
(9) Drawing origin：设定工作原点。
(10) Artwork film generation：设定底片定义。
(11) Tech Files：输入Tech Files。
(12) Board Symbol Files：放置Board Symbol。
改善较大的电路板档案产生 IPC-D356(Netlist)及 DXF(AutoCAD)格式的档案
之执行效率。
Allegro Studio(PCB)属于Allegro入门等级的软件工具，其新增加3项命令/功
能：
(1) zcopy：复制不同层的Shape。
(2) plctxt in：输入零件位置的档案。
(3) plctxt out：输出零件位置的档案。
设定系统变量 HOME，此系统变量 HOME 的值为 Allegro 在计
算机中的工作目录：
激活allegro
1.加载 . bashrc (注意使空格点空格)
2.allegro回车
如下图所示。
接下来看Allegro最主要的画面，如下图所示。
标题列(Title Bar)：显示目前使用的Allegro软件产品之名称、电路板文件
名称以及电路板档案所在的路径。
2.菜单(Menu)：列出全部的命令，可供使用者进入点选，并执行之。
3.工具列(Icon)：列出使用者最常使用的命令，可供使用者快速点选，并执
行之。
4.控制面板(Control Panel)：总共包含3个部份：
(1)选项(Options)：显示正在使用中命令的细部选项。
(2)选取(Find)：选择可以被作用的对象。
(3)层面开关(Visibility)：可以快速、直接地打开或关掉与走线相关层面的颜色
。 5.全图窗口(World View Window)：可由此窗口看到整个电路板的轮廓，并
可控制画面的大小或移动。
6.状态窗口(Status Window)：显示目前使用中的命令名称及其执行状态的灯
号、鼠标目前的X,Y 位置，并提供一个停止按钮，用来中断命令的执行。
7.讯息窗口(Console Window)：可以显示目前使用中命令的讯息，并可直接
输入命令，并执行之。
8.设计窗口(Design Window)：此为最主要的画面，用来呈现设计的电路板
图形。
若要编辑已经存在的电路板档案，请执行Allegro左上角的 “File/Open…” 命
令，出现 Open 对话框，请将上面的搜寻位置调成 \var\project\allegro 目录，并确认
显示电路板的文字说明
首先点选demo_route.brd(电路板档案)，然后再按下右下角的文字按钮，系
统会将该板的文字说明显示在右方，如下图所示。
显示电路板的简图
首先点选demo_route.brd(电路板档案)，然后再按下右下角的图形按钮，系
统会将该板的简图显示在右方，如下图所示。 '
--68
页:
[1]